ВХОДНО-ИЗХОДЕН  ИНТЕРФЕЙСЕН АДАПТЕР (VIA)



Това е специализирана схема за връзка на процесори, съвместими с 6502 с външни периферни устройства. Схемата има два паралелни канала, един последователен (неизползван в Правец 8Д), както и два таймера. Единият от тях служи за генериране на прекъсване за сканиране на клавиатурната матрица. На тази схема е поверена комуникацията с клавиатурата, звуковия процесор, принтера, касетофона, както и обслужването на някои други управляващи сигнали.

Адресите на регистрите на VIA в Правец 8Д  са:

Адрес в Правец 8Д Адресен регистър Действие при запис
(R/W = 0)		 Действие при четене
(R/W = 1)
#300 ORB / IRB Изходен регистър канал B Входен регистър канал B
#301 ORA / IRA Изходен регистър канал А Входен регистър канал А
#302 DDRB Регистър за посоката на канал B
#303 DDRA Регистър за посоката на канал A
#304 T1LLSB Мл. байт на регистъра на таймер 1 Мл. байт на на брояча на таймер 1
#305 T1CMSB Старши байт на брояча на таймер 1
#306 T1LLSB Мл. байт на регистъра на таймер 1
#307 T1LMSB Старши байт на регистъра на таймер 1
#308 T2LLSB/T2CLSB Мл. байт на регистъра на таймер 2 Мл. байт на на брояча на таймер 2
#309 T2CMSB Старши байт на брояча на таймер 2
#30A SR Преместващ регистър
#30B ACR Допълнителен управляващ регистър
#30C PCR Периферен управляващ регистър
#30D IFR Регистър на флаговете за прекъсване
#30E IER Регистър за разрешаване на прекъсванията
#30F ORA / IRA ORA без генериране на строб. импулси IRA без генериране на строб.

Разположението на изводите на схемата е следното: